EQL PS6110:x86和10GBASE-T灵活性
比特网 黄亮 发表于:12年02月29日 16:42 [转载] 比特网
当我们问及“以前的万兆iSCSI阵列PS6010和PS6510每控制器还有2个SFP+光纤接口”时,戴尔公司相关人员表示:“这两款产品在实 际应用中,通常也只是双控制器各连接一个10GbE配置为高可用。”当然,其实这还涉及到另一个方面的原因:PS6010和PS6510在宣传中讲的是 PS6000(4个千兆)2.5倍的吞吐量,我们在上文中也有相关叙述,因此同时连接2个万兆接口应该也不能提高带宽。
既然PS6110和PS4110的控制器已经换成Intel x86架构,那么PS6100和4100中的1GB/s I/O瓶颈应该不再存在,每控制器只支持1个10GbE连接估计不是带宽限制的问题。一方面我们觉得iSCSI接口的EqualLogic仍然主要面向的 是IOPS而非带宽型应用,戴尔针对后者还有光纤通道主机接口的Compellent、FC/SAS接口的PowerVault系列产品供选择。另一方 面,尽管没有样机我们不能拆开控制器看个究竟,但由于当前主流的万兆以太网控制器大多是双端口,如果PS6110/4110的主机接口硬件部分类似于 Intel 82599或者Emulex BladeEngine 3 + 10GBASE-T PHY这样的双芯片组合形式(当然EqualLogic也可能采用Broadcom或者QLogic的方案),RJ-45连接器固定用于铜缆,另一个 SFP+中可以选择插入光纤收发器或者SFP+直连铜缆(内含收发器)。按道理是可以同时使用的?在这里只是产品定位或者光纤/铜缆传输延时不同的原因 吗?

我们仍然以IBM Storwize V7000单个控制器的结构示意图来举个例子,其中使用了一颗代号为Jasper Forest的Intel Xeon C5500/3500系列四核2.1GHz CPU,戴尔PS6110和PS4110大致也应该处于这个水平。那么即使不用黄色的那颗48 lane PCIe交换芯片的话,Intel CPU集成的的PCIe x16控制器拆分成4个x4 PCIe 2.0(最大带宽2GB/s)分别连接到后端SAS、前端主机接口控制器等也基本能够满足双万兆iSCSI接口RAID控制器的带宽需求。
笔者在采访中还谈到:EqualLogic如果长期维护RISC和x86两套控制器硬件设计,可能会不利于降低研发成本(而且Firmware软件 的指令集也不同)?对于未来PS6100和PS4100(或其下一代产品)是否会统一到x86平台?戴尔并没有给出明确的解释,只表示会根据从用户需求出 发的角度来设计产品。其实这样没错,对于普通用户来说确实没必要太在意硬件架构这些,满足应用对存储的性能、容量等方面需求就好...
