NetLogic XLS616处理器芯片结构图

NetLogic XLS616包含了4个64-bit MIPS CPU核心(PS4100使用的XLS608为双核)。上图左下方是一个网络加速器，可以最多配置为8个千兆以太网MAC(8 SGMII或者7 SGMII + 1 RGMII接口)，EqualLogic PS6100控制器只使用了一半。考虑到每组的4个MAC可选配置为一个XAUI高速接口，因此笔者估计更换配合的PHY(物理层)部分芯片就可以提供2 个10GbE iSCSI主机接口。

问题是：系统I/O部分涉及到连接6Gb/s SAS RoC芯片等。NetLogic XLS616的PCIe 1.1(而不是2.0，注意)控制器能够支持4个x1或者1个x4 lane的配置。我们知道1.1版本的PCI Express x4的单向理论带宽为1GB/s，于是这里很可能又遇到了类似于EqualLogic PS5000/6000/6010那样的后端瓶颈——当初通过PCI-X 133MHz总线连接的LSI SAS1068 3Gb/s SAS控制器的带宽也不超过1GB/s。在当前4个1GbE iSCSI主机接口的情况下没什么影响，一旦将来前端换成2个万兆，恐怕还是难以发挥出最大的带宽性能吧?