存储在线 4月5日北京消息：日本产业技术综合研究所（产综研）与日本Anelva公司开发成功了一种用于硬盘磁头的低电阻、高磁阻（MR）比的TMR元件。将在2005年4月4日～8日于名古屋召开的“Intermag 2005”国际磁技术会议上进行技术发表。 
  
    对于面记录密度超过200Gbit/平方英寸的下一代硬盘，据说其磁头需要采用电阻为0.1 Ωμm2～4 Ωμm2，MR比在室温下最小要在20%以上、理想状态应当超过100%的元件。产综研与Anelva公司2004年9月曾发表过MRAM用TMR元件的量产技术。当时的电阻值约为500 Ωμm2，MR比在室温下为230%。为了用于硬盘磁头，此次将电阻降到了2Ωμm2左右。室温下的MR比为140%。 
  
    通过分两阶段成膜，同时实现了低电阻与高MR比 
  
    对于降低电阻贡献最大的是电极之间隧道阻挡层的结构改进。要想将电阻降至4Ωμm2以下，必须将隧道阻挡层厚度缩小到1nm以下。为MRAM开发的TMR元件中作为隧道阻挡层使用的氧化镁（MgO）存在着膜厚减小后，因下部电极表面发生氧化而使MR比急剧下降的问题。 
  
    此次，在下部电极上首先形成了一层薄薄的镁金属膜，然后再在这层镁金属膜上形成了MgO层。这样，即便隧道阻挡层很薄的区域，MR比的下降情况也得到了控制，由此同时实现了低电阻和高MR比。 
  
    由于成膜时能够沿用磁头生产中使用的现有溅镀设备，因此不需新的设备投资。今后，将进一步改善电阻值和MR比，同时还将对磁头所要求的各种特性进行测试。